买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉成都态坦测试科技有限公司申请的专利信号通道延时补偿方法及测试系统获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN121476912B 。

龙图腾网通过国家知识产权局官网在2026-04-21发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202610020417.7，技术领域涉及：G01R31/317；该发明授权信号通道延时补偿方法及测试系统是由徐永刚;涂兴驰;杨书平设计研发完成，并于2026-01-08向国家知识产权局提交的专利申请。

本信号通道延时补偿方法及测试系统在说明书摘要公布了：本申请公开了一种信号通道延时补偿方法及测试系统，涉及半导体技术领域，信号通道延时补偿方法包括：针对测试设备的多路信号通道中每路信号通道，依据预设的时钟周期对信号通道所需的可编程补偿延时进行更新，得到粗调补偿量，时钟周期包括并行时钟周期和串行时钟周期；依据粗调补偿量确定第一周期补偿系数的并行时钟周期和第二周期补偿系数的串行时钟周期；依据第一周期补偿系数的并行时钟周期对信号通道进行第一周期宏观延时补偿；依据第二周期补偿系数的串行时钟周期对信号通道进行第二周期微观延时补偿。本申请可以实现对多个信号通道进行有效的延时补偿，以实现多个信号通道间时序同步。

本发明授权信号通道延时补偿方法及测试系统在权利要求书中公布了：1.一种信号通道延时补偿方法，其特征在于，所述信号通道延时补偿方法应用于FPGA，包括： 针对测试设备的多路信号通道中每路信号通道，依据预设的时钟周期对所述信号通道所需的可编程补偿延时进行更新，得到粗调补偿量，其中，所述时钟周期包括并行时钟周期和串行时钟周期； 依据所述粗调补偿量确定第一周期补偿系数的并行时钟周期和第二周期补偿系数的串行时钟周期； 依据所述第一周期补偿系数的并行时钟周期对所述信号通道进行第一周期宏观延时补偿； 依据所述第二周期补偿系数的串行时钟周期对所述信号通道进行第二周期微观延时补偿； 其中，所述依据所述第一周期补偿系数的并行时钟周期对所述信号通道进行第一周期宏观延时补偿的步骤，包括： 确定包含所述第一周期补偿系数的补偿系数区间，并确定大于所述补偿系数区间中最大值的第三周期补偿系数，确定位于所述补偿系数区间的第四周期补偿系数； 在数据长度为所述第三周期补偿系数的历史并行数据中，确定经所述第四周期补偿系数的并行时钟周期延时后的第一并行数据，并将所述第一并行数据作为当前周期并行数据输出； 其中，所述FPGA包括相互连接的移位寄存器链和多路选择器， 所述在数据长度为所述第三周期补偿系数的历史并行数据中，确定经所述第四周期补偿系数的并行时钟周期延时后的第一并行数据的步骤，包括： 确定包含数据长度为所述第三周期补偿系数的历史并行数据的移位寄存器链； 依据所述多路选择器在所述移位寄存器链的历史并行数据中，选择经所述第四周期补偿系数的并行时钟周期延时后的历史并行数据，作为第一并行数据； 其中，所述依据所述第二周期补偿系数的串行时钟周期对所述信号通道进行第二周期微观延时补偿的步骤，包括： 确定包含两个周期长度的第二并行数据的数据窗口，其中，所述第二并行数据包括当前周期并行数据和上一周期并行数据； 依据所述第二周期补偿系数的串行时钟周期，在所述数据窗口中错位选择一个周期长度的并行数据作为第三并行数据输出； 其中，所述依据所述第二周期补偿系数的串行时钟周期，在所述数据窗口中错位选择一个周期长度的并行数据作为第三并行数据输出的步骤，包括： 在所述数据窗口包含的第二并行数据中，以所述第二周期补偿系数的串行时钟周期延时后的并行数据位置为起点，经历一个周期长度后的并行数据位置为终点，对所述第二并行数据进行数据切片处理，得到一个周期长度的并行数据，并将所述一个周期长度的并行数据作为第三并行数据输出。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人成都态坦测试科技有限公司，其通讯地址为：610041 四川省成都市高新区天全路177号2号楼3单元1-4层；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。