买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网获悉中国科学院计算技术研究所申请的专利基于异步FIFO的超导单磁通量子跨时钟域通信方法及系统获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN115202612B 。

龙图腾网通过国家知识产权局官网在2026-05-05发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210249404.9，技术领域涉及：G06F5/06；该发明授权基于异步FIFO的超导单磁通量子跨时钟域通信方法及系统是由刘建;唐光明;杨佳洪;郑祥雨设计研发完成，并于2022-03-14向国家知识产权局提交的专利申请。

本基于异步FIFO的超导单磁通量子跨时钟域通信方法及系统在说明书摘要公布了：本发明提出一种基于异步FIFO的超导单磁通量子跨时钟域通信方法和系统，包括：初始化FIFO，外部写电路向FIFO输入写信号，FIFO根据写信号生成写地址和写标志，并与读地址和读标志进行比较，若读地址和写地址相等，但写标志和读标志相反，等待外部读电路读出数据并生成新的读标志和读地址之后，根据写地址将待写数据写入FIFO；否则根据写地址将待写数据写入FIFO。外部读电路向FIFO输入读信号，并产生读地址和读标志，与写地址和写标志进行比较，如果读地址和写地址相同，读标志和写标志也相同，则执行等待外部写电路写入数据产生一个新的写地址和写标志之后，根据读地址读出数据返回外部读电路，否则根据读地址读出数据返回外部读电路。

本发明授权基于异步FIFO的超导单磁通量子跨时钟域通信方法及系统在权利要求书中公布了：1.一种基于异步FIFO的超导单磁通量子跨时钟域通信方法，其特征在于，包括： 步骤1、初始化FIFO，外部写电路向FIFO输入写信号，FIFO根据该写信号生成写地址和写标志，并与读地址和读标志进行比较，若读地址和写地址相等，但写标志和读标志相反，执行步骤2；否则根据该写地址将待写数据写入FIFO； 步骤2、此时FIFO已写满，等待外部读电路读出数据并生成新的读标志和读地址之后，根据该写地址将待写数据写入FIFO； 步骤3、外部读电路向FIFO输入读信号，并产生读地址和读标志，与该写地址和该写标志进行比较，如果读地址和写地址相同，读标志和写标志也相同，则执行步骤4，否则根据该读地址读出数据返回该外部读电路； 步骤4、此时FIFO已读空，等待该外部写电路写入数据产生一个新的写地址和写标志之后，根据该读地址读出数据返回该外部读电路； 其中，该FIFO包括寄存器堆、读控制电路、写控制电路； 该写控制电路由地址生成器、地址寄存器、数据寄存器、判满电路和时钟门控电路组成； 该地址生成器由多个D触发器、rtffl、非破坏性读出单元组成，用于在重置信号到来时清空该地址生成器内所有单元，并向最低位D触发器输入一个脉冲，该外部写入电路每来一个时钟，该脉冲将向上位移一位，在时钟到来的同时所有D触发器的输出也将组成一组地址，其中只有原来包含脉冲的D触发器输出为1，其余输出均为0，之后脉冲到达最高位D触发器后，再来时钟则会向rtffl和非破坏性读出单元清空端输出一个脉冲，清空非破坏性读出单元，然后如果这是到达rtffl的第奇数个脉冲，那么rtffl将会向非破坏性读出单元输出一个脉冲，否则不会输出，当非破坏性读出单元中有脉冲时，每来一个时钟，非破坏性读出单元将会输出一个脉冲，该地址生成器的输出为所有D触发器输出的地址和非破坏性读出单输出的地址标志； 该地址寄存器由多个D触发器组成，输入为地址生成器输出的地址，当时钟到来后会把保存的地址输出； 该数据寄存器由多个D触发器组成，输入为外部给的多位数据，当时钟到来后就会将该多位数据输出； 判满电路由地址比较电路、标志比较电路和满标志生成电路组成； 地址比较电路包括多个非破坏性读出单元和多层融合缓冲组成，非破坏性读出单元的输入为读控制电路的读地址，时钟为该写控制电路的写地址，清空信号为该控制电路传来的读时钟；当读写地址相等，读控制电路生成地址后会先清空该地址比较电路中所有非破坏性读出单元，之后读地址送到该地址比较电路中所有非破坏性读出单元中，写地址生成器每输出一组地址后就会把地址送到该地址比较电路中所有非破坏性读出单元的时钟电路，当读写地址相等时，该地址比较电路中会有一个非破坏性读出单元既有数据又有时钟，所以会输出一个脉冲，这个脉冲经过该多层融合缓冲之后输出； 标志比较电路由非破坏性读出单元和异或门组成，非破坏性读出单元的输入为该读控制电路的读地址标志，非破坏性读出单元的时钟为写时钟，清空电路为读时钟；异或门的输入分别为写地址标志和非破坏性读出单元的输出，时钟为写时钟；读控制电路每产生一个读标志之后送入该标志比较电路的非破坏性读出单元，之后写时钟到来后会读出该标志比较电路的非破坏性读出单元，并通过控制延迟，让异或门的时钟在异或门的输入都到来之后到达异或门，当异或门的输入不同时即读写地址标志不同时会产生输出； 满标志生成电路的数据输入为标志比较电路的输出，时钟为地址比较电路的输出，清空电路为写时钟；写时钟先到达该满标志生成电路的D触发器对其进行一次清空，之后标志比较电路的输出到达，之后地址比较电路的输出到达，如果数据和时钟在一个写时钟周期都到达的话就会产生输出； 时钟门控电路由多个D触发器和非破坏性读出单元组成，非破坏性读出单元的输入为重置信号和经过两级D触发器的满标志信号，时钟为直接输入的写时钟，清空信号为满标志信号，时钟门控电路的非破坏性读出单元直接控制时钟，当非破坏性读出单元有数据时时钟可以通过非破坏性读出单元之后作用到保存写信号的D触发器中，当非破坏性读出单元没有数据时，时钟被屏蔽，写电路停止工作； 该读控制电路由地址生成电路、地址寄存器、判空电路和时钟门控电路组成； 该读控制电路的地址生成电路、地址寄存器和时钟门控电路的组成和工作原理和上述写控制电路的地址生成电路、地址寄存器和时钟门控电路相同； 判空电路的标志比较电路多一个非门，写地址标志在进入非破坏性读出单元前先进行一次取反，非门时钟为写时钟，判空电路其余电路和写控制电路的判满电路相同。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人中国科学院计算技术研究所，其通讯地址为：100080 北京市海淀区中关村科学院南路6号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。

以上内容由龙图腾AI智能生成。