Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明公开了一种快检块的双向防静电膜层结构、阵列基板及显示装置,结构包括第一静电端、第二静电端、静电释放模块;多个薄膜晶体管中的首个的栅极层与漏极层叠放在一起电连接,形成第一叠层结构,多个薄膜晶体管的最后一个的栅极层与漏极层叠放在一起电连接...
  • 本公开提供一种防护电路及电子组件。所述防护电路包括:多个连接端,所述连接端用于接收电气信号;与所述多个连接端一一对应的多个第一单向导通元件,每个第一单向导通元件的输入端与对应的连接端相连,所述第一单向导通元件具有内阻,并用于单向导通输入端至...
  • 本发明的实施例提供了一种生成集成电路(IC)器件的布局图的方法包括:接收所述IC器件的布局图,所述IC布局图包括具有跨越有源区的第一宽度的栅极区域以及沿所述第一宽度位于第一位置处的第一栅极通孔;构建栅极电阻紧凑网络,该紧凑网络包括由所述布局...
  • 本申请实施例提供一种SiC基集成电路及半导体器件。其中,该SiC基集成电路包括SiC基的互补型金属氧化物半导体晶体管,该互补型金属氧化物半导体晶体管的栅长大于预设基准长度,预设基准长度为满足电路速度‑面积折衷的初始栅长。本申请通过增大PMO...
  • 本申请的实施例公开了半导体器件及其布局平面图的生成方法。一种实施例半导体器件包括第一电路单元和在其与第二电路单元之间的单元边界处与第一电路单元邻接的第二电路单元。第一电路单元包括第一金属化层的第一金属化线区中的第一一个或多个导电线,并包括第...
  • 本公开涉及旨在被粘接到基板上的具有局部图案化的周边区域的电子芯片。一种电子芯片包括第一主表面、第二主表面和侧表面,所述第一主表面旨在被粘接到基板。第二主表面包括中央区域和局部图案化的周边区域。局部图案化的周边区域从中央区域起依次形成具有第一...
  • 本申请公开了一种阵列基板及其制作方法、显示面板,属于显示技术领域,其目的是至少缓解相关技术中阵列基板制作成本较高的技术问题。阵列基板包括衬底以及位于衬底上的第一晶体管、第二晶体管和第一绝缘层。第一晶体管包括第一漏极、第一有源层和第一源极;第...
  • 本申请公开了一种阵列基板及其制备方法、显示面板及显示装置,属于显示技术领域,阵列基板通过将第一有源结构也设置成包括氧化物半导体,通过在第一有源结构靠近衬底的一侧设置第一底栅以及在第二有源结构靠近衬底的一侧设置第二底栅,并通过将第一底栅和第二...
  • 本申请提供了一种显示面板、显示面板的制作方法及显示装置,该显示面板包括衬底、缓冲层、有源层、栅极绝缘层和栅极层,通过使缓冲层和所述栅极绝缘层中的至少一者具有由两层相同材料叠设而成的叠层结构,叠层结构中靠近有源层的膜层相较于远离有源层的膜层中...
  • 本发明公开了一种阵列基板、阵列基板的制备方法及其显示面板,包括:层叠设置于所述衬底一侧的第一有源层、多层导电层和第二有源层,所述第一有源层与所述衬底相邻,所述第一有源层、所述多层导电层和所述第二有源层构成有至少一个像素电路,所述像素电路包括...
  • 本申请公开了一种阵列基板、显示面板及显示装置,该阵列基板的有源层包括沟道区和位于沟道区相对两侧的源极连接区和漏极连接区,源极与源极连接区连接,漏极与漏极连接区连接,其中,有源层设置有至少一通孔,通孔在衬底上的正投影至少部分位于沟道区在衬底上...
  • 本申请实施例提供一种显示面板及显示装置,包括第一基板和第二基板,第一基板与第二基板相对设置;显示面板包括显示区和位于显示区至少一侧的第一非显示区,第一非显示区包括栅极驱动电路,栅极驱动电路设置在第一基板中;第一基板包括第一衬底与屏蔽层,屏蔽...
  • 本发明提供了一种绝缘衬上硅射频开关器件及射频模组,所述绝缘衬上硅射频开关器件由堆叠单元依次串联实现,一个堆叠单元包括两个多指单元,多指单元为T型的叉指结构,多指单元由有源层、多晶硅层、第一金属层和第二金属层自底向上叠层形成,其中叉指结构形成...
  • 本申请的实施例公开了一种半导体结构及其形成方法。方法包括:提供结构,该结构包括底部源极/漏极部件、布置于底部源极/漏极部件上方的底部层间介电(ILD)层、布置于底部ILD层和底部源极/漏极部件上方的顶部源极/漏极部件、以及布置于顶部源极/漏...
  • 本申请提供一种碳化硅CMOS器件及其版图绘制方法,涉及微电子器件设计与制造技术领域。该碳化硅CMOS器件包括:依次连接的衬底、N型缓冲层和P型外延层;分别位于P型外延层表面的多个N型阱区;分别位于P型外延层中的多个N型重掺杂隔离区;多个N型...
  • 提供一种半导体装置,该半导体装置包括:至少部分地重叠的第一沟道图案和第二沟道图案;第一栅极图案,其位于第一沟道图案和第二沟道图案之间,并且与第一沟道图案和第二沟道图案至少部分地重叠;在第一方向上彼此间隔开的第一连接导电图案和第二连接导电图案...
  • 一种半导体器件包括衬底、在衬底上的第一沟道图案、在第二方向上延伸的第一栅电极、在第一栅电极的上表面上的第一栅极盖图案、与第一沟道图案间隔开的第二沟道图案、在第二沟道图案上在第二方向上延伸的第二栅电极、在第二栅电极的上表面上的第二栅极盖图案、...
  • 本发明提供一种集成电路及制造其的方法。在半导体衬底的装置区中形成包含一个或多个鳍式场效晶体管(finFET)的鳍区以及形成邻近鳍区的高压(HV)平面区,每个装置区的finFET包括一个或多个鳍片,所述鳍片形成为具有距离鳍状基板区的第一高度处...
  • 本发明提供一种栅极氧化层及其形成方法,形成的第一栅极氧化层覆盖第一栅极氧化层定义区、第二栅极氧化层定义区和第三栅极氧化层定义区的衬底;去除第二栅极氧化层定义区上的第一栅极氧化层,保留第一栅极氧化层定义区和第三栅极氧化层定义区上的第一栅极氧化...
  • 一种半导体封装,包括:衬底;平台管芯,设置在衬底上;存储器管芯,设置在平台管芯上;以及处理器管芯,设置在平台管芯上,并且被设置为与存储器管芯相邻,其中,平台管芯包括被配置为控制存储器管芯和处理器管芯之间的数据通信的存储器控制器。
技术分类