Document
拖动滑块完成拼图
专利交易 商标交易 积分商城 国际服务 IP管家助手 科技果 科技人才 会员权益 需求市场 关于龙图腾 更多
 /  免费注册
到顶部 到底部
清空 搜索
最新专利技术
  • 本发明提供一种内存物理层接口、记忆装置及其方法。记忆装置包括内存装置、内存控制器和内存物理层接口。内存物理层接口包括多分接头决策反馈均衡(DFE)接收器和分接头重置电路。分接头重置电路根据读取脉冲之间的间隙间隔产生脉冲信号和重置信号,以在读...
  • 本公开实施例公开了一种中继电路、中继方法和存储系统,该中继电路分别与存储器的第一位线和第二位线并联;第一位线上的信号和第二位线上的信号电平相反;中继电路包括:第一放大电路设置为在第一驱动使能线、第二驱动使能线、第一位线和第二位线的信号的控制...
  • 本申请提供一种字线译码电路及静态随机存取存储器。包括:编码锁存模块,第一译码模块,多个第二译码模块、第一译码锁存模块;编码锁存模块接收地址信号和第一时钟信号,对地址信号进行编码得到第一组编码信号;第一译码模块接收第二时钟信号和对应的信号段,...
  • 本申请提供一种模拟计算电路。该电路包括:多个计算单元、位线控制单元、字线控制单元和模数转换器;位线控制单元和字线控制单元分别用于,向每个位线和每个字线下的计算单元输出位线控制信号和字线控制信号;多个计算单元,用于响应位线控制信号和字线控制信...
  • 用于降低可编程电阻存储器单元中的阈值切换选择器的阈值电压的技术。当控制电路以在可编程电阻存储器单元两端施加电压以便降低该可编程电阻存储器单元中的阈值切换选择器的阈值电压时,存储器系统对该电路施加第一控制信号以确立与该可编程电阻存储器单元、字...
  • 本公开涉及适应温度变化的优化的单端EPCM读取方法。公开了用于嵌入式相变存储器(ePCM)单元的读出电路系统。所述电路系统包括输出指示感测到的温度高于还是低于阈值的信号的温度传感器。微控制器生成读取信号和修正信号,其中修正信号基于温度信号。...
  • 本申请涉及一种基于反相编程的RRAM数据写入和读取方法及装置,其中,方法包括:对目标阻变存储器进行回读,以得到对应的回读数据,并确定预写入数据的总比特数;对回读数据与预写入数据进行逐比特比较操作,以得到回读数据与预写入数据之间的相同比特数量...
  • 本发明提供一种基于陈绝缘体的霍尔忆阻器及存算一体的计算设备,首先,通过对称性工程设计,采用打破中心对称与旋转对称性的准二维陈绝缘体,同时支持量子反常霍尔态并产生轨道磁化,以及面内电场和面外磁化的耦合。其次,本发明在无费米面的量子霍尔态中引入...
  • 本发明提供一种存储器装置及存储器内计算方法。存储器装置例如为三维NAND型闪存,提供高性能及高容量的储存介质。在存储器装置中,输入解析器提供初始地址信息及初始层激活值数据。读出数据感测及比较器从存储器阵列读取与初始地址信息对应的初始数据,且...
  • 本申请公开了一种编码操作方法及存储器,该编码操作方法通过划分每笔待编码数据为多个编码数据组,基于每个编码数据组中多位的待编码数据生成对应的校验码,这种编码方式生成的校验码可以指示哪一编码数据组是否发生错误和该编码数据组中的哪一位待编码数据是...
  • 本申请提供一种低电源写入抹除式非挥发性存储器,属于存储器领域,包括共源线、字线、位元线、存储器阵列、第一电子开关、第二电子开关、解码装置、第一储存电容器、第二储存电容器与升压电路。每一存储器阵列耦接一条共源线、一条字线与四条位元线。解码装置...
  • 在非易失性存储器(NVM)中,存储器阵列在每个行和列相交点处具有差分位单元,其中每个行存储N位数据元素和对应于所述数据元素的单奇偶校验位。每个差分位单元包括第一和第二单端位单元,并且逻辑状态由所述第一和第二单端位单元的逻辑状态确定。读取操作...
  • 本发明提供了移位寄存器单元、栅极驱动电路及显示装置,移位寄存器单元包括:第一开关单元,响应于第一节点的信号而导通,以将第一电平信号输入第一信号输出端;第二开关单元,响应于第二节点的信号而导通,以将第一时钟信号输入第一信号输出端;第三开关单元...
  • 本发明公开了一种提升eMMC存储器IO抗噪能力的方法,属于eMMC存储器技术领域。主要解决现有eMMC颗粒因缺乏时序调节能力而在工艺、温度、电压变化下易出现通信错误的问题。通过eMMC颗粒端的软硬件协同设计,主动优化信号时序。硬件上,在IO...
  • 本申请公开了一种车工规级DRAM颗粒的测试方法、装置、设备及存储介质。一种车工规级DRAM颗粒的测试方法,包括:基于预设的高温高电压环境,根据预设频率对批量的DRAM颗粒进行持续预设时间的应力写入测试,将测试失败的DRAM颗粒记为失效DRA...
  • 本发明属于存储器测试技术领域,特别涉及一种地址范围可控的RAM测试系统和测试方法。包括:主控单元,作为系统控制核心,由CPU内核控制,并通过系统总线对其进行读写控制,用于向BIST产生电路发送测试信号,并接收BIST产生电路反馈的测试结果;...
  • 本申请公开了一种操作方法及存储器,该操作方法通过基于一数据组至少部分同步生成对应的校验码、待读出数据,可以使得校验码的生成过程与待读出数据的生成过程至少部分同步进行,相较于先进行待读出数据的生成过程再进行校验码的生成过程,减少了在读操作过程...
  • 本申请公开一种测试板、测试设备及测试方法,涉及芯片测试技术领域,旨在解决如何提升芯片测试效率的问题。其中,测试板包括测试电路、控制器及芯片插槽。芯片插槽用于插入待测芯片。测试电路电连接控制器和芯片插槽,用于接收来自控制器的协助测试指令,以及...
  • 本发明涉及数据存储技术领域,公开了一种面向UFS的高速直接数据通路性能测试方法,在用户空间处理流程中,创建绑定到特定CPU处理器核的测试线程,测试线程复用数据缓存池构建输入和输出请求并通过输入和输出控制接口下发;在内核空间处理流程中,利用预...
  • 本发明公开了一种芯片测试方法、设备及存储介质,该方法包括:在启动针对目标端口的测试时,控制目标端口进入测试状态;在目标端口进入测试状态后,等待第一预设时间,并在此时间内对来自目标端口的数据不进行处理;在第一预设时间之后,开始解析来自目标端口...
技术分类